一个四位二进制码减法计数器的起始值为1001,经过100个时钟脉冲作用后的值为多少?是怎么算的啊

一个四位二进制码减法计数器的起始值为1001,经过100个时钟脉冲作用后的值为多少?是怎么算的啊 设计一个四位二进制码的奇偶校验器,需要多少个异或门 试JK触发器和门电路设计一个同步带有借位输出端的1位十进制减法计数器 数电实验：设计一个10进制计数器,起始值是21,利用74ls160 求十进制减法计数器电路设计用D或JK触发器设计一个2位十进制减法计数器电路.4个按键表示减数,差用以为数码管显示,借位用一只LED表示.有仿真图和原理图最好 用74LS161四位同步二进制加法计数器的异步清零功能设计一个十进制计数器用74LS161四位同步二进制加法计数器的异步清零功能及74ls20设计一个十进制计数器 设计一个8位减法计数器电路(7,6…0循环).用D触发器实现. 十进制减法计数器电路：用D触发器或JK触发器设计一个2位十进制减法计数器电路.4个按键表示被减数,要附带电路图 设计一个计数器,输入计数脉冲和清零信号,输出2位16进制计数值.计数器的计数规律如下：清零信号有效时输除了设置加法计数器和减法计数器交替的思路外还有其他思路吗?恳切求教, 减法计数器怎么作啊?我现在想作一个用LED显示的60s倒计时装置.现在不知道怎么连接74LS163的引脚使其成为模10和模6减法计数器, 数字电路实验：只用74LS194芯片设计一个四位环形计数器,求电路接线图,要清晰,数字电路实验：只用74LS194芯片设计一个四位环形计数器,求具体的接线图,最好附上功能表 一个J-K触发器具有两个稳定的输出状态,若组成四位二进制计数器需要几个触发器? 74ls192的减法计数器例如做一个80的减法计数器,为什么刚上电时它的状态不是显示的80?电路如图 编写Verilog程序描述一个电路,实现以下功能：具有2个输入端口 a和b,都是以学号最后1位为位数的二进制码；另有2个输出端口,c和sum,sum输出a与b的和,结果也是以学号最后1位为位数的二进制码,c 请帮我用Verilog设计一个计数器计数范围：271异步清零同步置位功能同步预置数功能计数使能功能加减计数功能当为加法计数器时,要有溢出进位当为减法计数器时,要有借位标志whenReset =0, out= 设计一个8位减法计数器电路（7,6…0循环）.用D触发器实现求门电路图.. 怎么使用例化语句将10进制计数器和6进制计数器组成一个60进制减法计数器 64位移位寄存器最多可实现模为多少的环行计数器及扭环形计数器