作业帮在VHDL语言中标准逻辑位什么意思大神们帮帮忙○标准逻辑位是什么意思?它和bit有什么区.○std_logic拥有9种逻辑：U（未设.标准逻辑位是什么意思?它和bit有什么区别?
来源：学生作业帮助网 编辑：作业帮 时间：2024/11/15 14:52:05
xݒOKAƿ V;^:x D%rſF+QwygvO~f 0С. yyfF nA I#
+[yl PbECA9`Uhyg| ayS1JpOܑG+ +M]GȒFnL(vY{*7qA:%IZۺGR2
]BG 456Q%>xe'fFEo,zx64
在VHDL语言中标准逻辑位什么意思大神们帮帮忙○标准逻辑位是什么意思?它和bit有什么区.○std_logic拥有9种逻辑：U（未设.标准逻辑位是什么意思?它和bit有什么区别?
在VHDL语言中标准逻辑位什么意思大神们帮帮忙
○标准逻辑位是什么意思?它和bit有什么区.○std_logic拥有9种逻辑：U（未设.标准逻辑位是什么意思?它和bit有什么区别?
在VHDL语言中标准逻辑位什么意思大神们帮帮忙○标准逻辑位是什么意思?它和bit有什么区.○std_logic拥有9种逻辑：U（未设.标准逻辑位是什么意思?它和bit有什么区别?
std_logic 拥有9种逻辑：U（未设置）、X（浮接不定）、1（高电平）、0（低电平）、Z（高阻态）、W（弱浮接）、L（弱低电平）、H（弱高电平）、-（随意） 而bit只有0、1两种逻辑...一般都用std_logic来代替bit 因为它包含的逻辑更多,更符合硬件电路的特性