verilog case语句的一点问题在verilog里面,case语句的控制表达式可以是一个逻辑式子吗?eg Case(s1s2+s2s3+s1s3) 3d'000:out=a1; 3d'001:out=a2;………………
来源:学生作业帮助网 编辑:作业帮 时间:2024/07/05 23:18:35
![verilog case语句的一点问题在verilog里面,case语句的控制表达式可以是一个逻辑式子吗?eg Case(s1s2+s2s3+s1s3) 3d'000:out=a1; 3d'001:out=a2;………………](/uploads/image/z/5170969-1-9.jpg?t=verilog+case%E8%AF%AD%E5%8F%A5%E7%9A%84%E4%B8%80%E7%82%B9%E9%97%AE%E9%A2%98%E5%9C%A8verilog%E9%87%8C%E9%9D%A2%2Ccase%E8%AF%AD%E5%8F%A5%E7%9A%84%E6%8E%A7%E5%88%B6%E8%A1%A8%E8%BE%BE%E5%BC%8F%E5%8F%AF%E4%BB%A5%E6%98%AF%E4%B8%80%E4%B8%AA%E9%80%BB%E8%BE%91%E5%BC%8F%E5%AD%90%E5%90%97%3Feg+Case%28s1s2%2Bs2s3%2Bs1s3%29+++3d%27000%EF%BC%9Aout%3Da1%3B+++3d%27001%EF%BC%9Aout%3Da2%3B%E2%80%A6%E2%80%A6%E2%80%A6%E2%80%A6%E2%80%A6%E2%80%A6)
xݑN@_evB
!> jӐ!m5(xb1JRmLj$Xw1sWpڂ/qdowQZIcI5*dwk~r:LиL;I:A+vLN˙ v %ne{kͥ\^O_R]I
b}UB-B<>U$6d>drfEeIU^P. ")b7S}$
bUc&+CF
x<TTW#S.V5&9f;:8=\yçji3|7Bfa
verilog case语句的一点问题在verilog里面,case语句的控制表达式可以是一个逻辑式子吗?eg Case(s1s2+s2s3+s1s3) 3d'000:out=a1; 3d'001:out=a2;………………
verilog case语句的一点问题
在verilog里面,case语句的控制表达式可以是一个逻辑式子吗?
eg
Case(s1s2+s2s3+s1s3)
3d'000:out=a1;
3d'001:out=a2;
………………
verilog case语句的一点问题在verilog里面,case语句的控制表达式可以是一个逻辑式子吗?eg Case(s1s2+s2s3+s1s3) 3d'000:out=a1; 3d'001:out=a2;………………
可以,最好是用一个wire(或者reg) A 等于表达式,然后在case(A); 还有上式中s1s2是什么关系?乘的话最好做成乘法器,然后结果再来相加