作业帮关于verilog 的always的用法..第一个问题:比如说我们有always @(a or b) begin if(a) q
来源：学生作业帮助网 编辑：作业帮 时间：2024/11/17 23:50:47
xŒAoA dD̓$!iZI[)e qT73/vgDͽ}w7]Ȁ5a~}k_XQ\{mѼay%}_¾& ʒ^q1+%S(je-_68CiG7a)
|
\"ԌQ*">. Vr3/eoZ|?Rɸ(sTq ǧ(#Q ;]l
Y I( 6m)zb z룝vı~3.>ҁgɩ,ri?,x $!#iył1nN6 z&#,
关于verilog 的always的用法..第一个问题:比如说我们有always @(a or b) begin if(a) q
关于verilog 的always的用法..
第一个问题:
比如说我们有always @(a or b) begin
if(a) q
关于verilog 的always的用法..第一个问题:比如说我们有always @(a or b) begin if(a) q
1.每当A,B变化时,这个块就执行.ALWAYS后面的叫敏感参数列表,不表示信号值,而是信号变化触发这个块的执行.
2.如果综合逻辑没有问题,就是a的每一个元素变化时,这个块都要执行.
如果ALWAYS块的敏感参数列表没有带时钟,这个块将被综合成一个组合回路.参照组合回路的真值表.当输入端任何一个信号变化时,输出将立即做相应的变化,对吧.
如果ALWAYS后代的是时钟,那ALWAYS块将被综合成一个时序回路.一般情况下,当时钟变化时,ALWAYS块执行~