基于FPGA的DDS正弦信号发生器的设计我要做的是531-1602KHZ的频率信号发生器,其间隔为9KHZ,要用基于FPGA的DDS方案做.可是我现在不知道频率控制字该怎样算?怎样实现频率输出范围为531-1602KHZ?怎样
来源:学生作业帮助网 编辑:作业帮 时间:2024/08/17 22:01:04
xR[KA+lG
+cQ"BPAomeXi
BOI
jEZjaeVgnQOnsf*=̭ϰdzF!f
8Zk5Ls5"vh&ul7i$Q-pd:F1w{NZPe?|^h-"Z(NLiCw/Xn3