基于FPGA的DDS正弦信号发生器的设计我要做的是531-1602KHZ的频率信号发生器,其间隔为9KHZ,要用基于FPGA的DDS方案做.可是我现在不知道频率控制字该怎样算?怎样实现频率输出范围为531-1602KHZ?怎样
来源:学生作业帮助网 编辑:作业帮 时间:2024/07/15 06:02:37
![基于FPGA的DDS正弦信号发生器的设计我要做的是531-1602KHZ的频率信号发生器,其间隔为9KHZ,要用基于FPGA的DDS方案做.可是我现在不知道频率控制字该怎样算?怎样实现频率输出范围为531-1602KHZ?怎样](/uploads/image/z/3506777-17-7.jpg?t=%E5%9F%BA%E4%BA%8EFPGA%E7%9A%84DDS%E6%AD%A3%E5%BC%A6%E4%BF%A1%E5%8F%B7%E5%8F%91%E7%94%9F%E5%99%A8%E7%9A%84%E8%AE%BE%E8%AE%A1%E6%88%91%E8%A6%81%E5%81%9A%E7%9A%84%E6%98%AF531-1602KHZ%E7%9A%84%E9%A2%91%E7%8E%87%E4%BF%A1%E5%8F%B7%E5%8F%91%E7%94%9F%E5%99%A8%2C%E5%85%B6%E9%97%B4%E9%9A%94%E4%B8%BA9KHZ%2C%E8%A6%81%E7%94%A8%E5%9F%BA%E4%BA%8EFPGA%E7%9A%84DDS%E6%96%B9%E6%A1%88%E5%81%9A.%E5%8F%AF%E6%98%AF%E6%88%91%E7%8E%B0%E5%9C%A8%E4%B8%8D%E7%9F%A5%E9%81%93%E9%A2%91%E7%8E%87%E6%8E%A7%E5%88%B6%E5%AD%97%E8%AF%A5%E6%80%8E%E6%A0%B7%E7%AE%97%3F%E6%80%8E%E6%A0%B7%E5%AE%9E%E7%8E%B0%E9%A2%91%E7%8E%87%E8%BE%93%E5%87%BA%E8%8C%83%E5%9B%B4%E4%B8%BA531-1602KHZ%3F%E6%80%8E%E6%A0%B7)
xR[KA+lG
+cQ"BPAomeXi
BOI
jEZjaeVgnQOnsf*=̭ϰdzF!f
8Zk5Ls5"vh&ul7i$Q-pd:F1w{NZPe?|^h-"Z(NLiCw/Xn3