关于Verilog always语句的问题比如说always@(a)beginb=a+s;c=a-s;end是不是b和c在之前都要定义为reg型

来源：学生作业帮助网 编辑：作业帮 时间：2024/08/02 02:35:15
x){ںɮԢ̜tĜ>_|V^.l˚^uHLJMKM.NM-NKy6c@2餞sV