vhdl中COMPONENT是什么意思谢谢

来源:学生作业帮助网 编辑:作业帮 时间:2024/11/30 11:05:59
vhdl中COMPONENT是什么意思谢谢
x)+Hyco_ȳnxYK/6,""}"Uِb*\BN~zf2XL B4utA<+O?⒔x:kPCC*5!J]\vYZ"dg[.~d{h|Vuk}dG˹hxڿx';V!}o֥:Pf.TolN'9+vlZ; H]tg3}:O@Wt?醍O!Ov$فO

vhdl中COMPONENT是什么意思谢谢
vhdl中COMPONENT是什么意思谢谢

vhdl中COMPONENT是什么意思谢谢
COMPONENT logic
PORT(a,b,c :IN std_logic;
x :OUT std_logic);
END COMPONENT;
COMPONENT,END COMPONENT之间是元件引脚的定义.
像上面一句是四个引脚的元件,a,b,c是输入,x是输出
COMPONENT是已有元件在别的文件中已经定义,在此声明之后,你的程序里就可以用了