xilinx ISE 不能综合是怎么回是?定义了一个8倍抽取的模块,但在综合时出现这样的问题:"D:/Program Files/ISE projects/DDC_4/DDC_4.vhd" line 412:No default binding for component:.Port does not match.
来源:学生作业帮助网 编辑:作业帮 时间:2024/11/23 22:42:00
xN@_ehXB4qcH| Ri4m5*hD`PH/3?u+8ĕd&s9WI9&+IwF4)wY@4aEܩ~
R2fiVI_