verilog中if else中能套if else吗,有啥错误啊,为什么?case中能套if else吗 case中能套case吗

来源:学生作业帮助网 编辑:作业帮 时间:2024/07/14 19:17:57
verilog中if else中能套if else吗,有啥错误啊,为什么?case中能套if else吗 case中能套case吗
xN@_h>b$x]HAZCk<Zl|l&K^tf?+]c{g|ѷtG1x†~ڞhu9!ЮitѹICkuc׌4Й[kl) i<%<] -b! t,ൎYf@y.<0Q· $@M>:HZu}(f&x5Ua* §`u%W41eO7(j ᲆMIS)Rl$QHȆ!Đψ{=S b|79dQzC,I'pqі3db4pį*?tR.YNg̝*ByăERr&#v5 t8'>4<"3] A:I49.5a.WZ+~cp-

verilog中if else中能套if else吗,有啥错误啊,为什么?case中能套if else吗 case中能套case吗
verilog中if else中能套if else吗,有啥错误啊,为什么?case中能套if else吗 case中能套case吗

verilog中if else中能套if else吗,有啥错误啊,为什么?case中能套if else吗 case中能套case吗
你说的这几种都是可以互相嵌套的
其中if else之间互相嵌套如果if和else不是一一配对的话需要用begin end来控制配对,如果配对不足则会报错.如果if后面没有else与其配对,则自动寄存
case之间的嵌套是根据endcase来进行判断一个case的结束的
你的程序出错的原因是if else的应该是配对问题,如果if 和else数量不等的话,需要用begin end来控制你的if或者else何时结束
建议:最好不要出现if if这种语句,一是不容易理解,二是容易出错