组合逻辑电路如果出现高组态,怎么画波形图?

来源:学生作业帮助网 编辑:作业帮 时间:2024/07/05 14:45:45
组合逻辑电路如果出现高组态,怎么画波形图?
xaj0/TJ=;(ZgEeHYW&jk^&_Kox}8u}׼!}.Zd 0?Ӫf%޴'.\9-#XaYeyo{XpG\|̥^$-Ӟޢ-ݡeR%6#aC G_s3Da8l uIxj`!_HRk9ytէx9k

组合逻辑电路如果出现高组态,怎么画波形图?
组合逻辑电路如果出现高组态,怎么画波形图?

组合逻辑电路如果出现高组态,怎么画波形图?
多个三态输出端子并联,输出端信号就是其中非高阻态输出端的逻辑信号.
如果并联的端子全部是高阻态,输出端等于开路.
如果三态门是独立的输出端,高阻态等于高电平输出,就没有必要用三态门.