verilog生成块有什么特殊的意义吗我觉得generate-endgenerate完全可以用begin-end来代替呀!

来源:学生作业帮助网 编辑:作业帮 时间:2024/10/05 02:17:39
verilog生成块有什么特殊的意义吗我觉得generate-endgenerate完全可以用begin-end来代替呀!
xŐ_N@{ 4\@\R [E*$? X5EDCKiI<p/~3g\(}.8,XD鵸jEi &)N>1vr̀žp'ybL˙3Ci0{,\N$jCRɋk,崳vQ_sy#͒?E~yY:S5' ,Kmޠ p`LځrwZ

verilog生成块有什么特殊的意义吗我觉得generate-endgenerate完全可以用begin-end来代替呀!
verilog生成块有什么特殊的意义吗
我觉得generate-endgenerate完全可以用begin-end来代替呀!

verilog生成块有什么特殊的意义吗我觉得generate-endgenerate完全可以用begin-end来代替呀!
说白了,就是化繁为简用的,if_else还能用与或非代替呢···
用来简化代码(不是简化电路)效果还是很好的,比如你需要例化几十的模块,这个就很有用了.