什么是集成电路关键时延路径?需要个较为严格的定义,

来源:学生作业帮助网 编辑:作业帮 时间:2024/07/19 03:29:52
什么是集成电路关键时延路径?需要个较为严格的定义,
xRkN@Ph,zCkl ŚZ0VB-m a?|zF3BS "˝O9Nes''&o"ɒ& V3XꟵ ozMx4SfX=f=bV7K|VZJJNrԨltB1YEoCs<3p V&oU1"e[?#Ӑ&-mZsgJm:V\^QuK8+FvkaM[&4 Xbq(S_eS2ϑO s<зIٽr;2yMXO

什么是集成电路关键时延路径?需要个较为严格的定义,
什么是集成电路关键时延路径?
需要个较为严格的定义,

什么是集成电路关键时延路径?需要个较为严格的定义,
关键时延路径,就是在输入端到输出端之间,时延最长的逻辑链路.
具体说,数字集成电路有许多逻辑门组成,根据内在的逻辑关系,形成许多条不同的逻辑链路.由于每个逻辑门都有延时,故每个逻辑链路在接通时都会形成一个总的时延.在计算该电路的总的时延时,要按照时延最长的链路计算,所以又将该路径称为关键时延路径.
在设计中,找到关键时延路径,就能有效改善该电路的时延特性.