上拉电阻 下拉电阻原理图请给一个简单的能说明上拉电阻 下拉电阻作用的原理图,但是没有图的配合,说实话实在有点生涩啊.

来源:学生作业帮助网 编辑:作业帮 时间:2024/11/16 21:46:27
上拉电阻 下拉电阻原理图请给一个简单的能说明上拉电阻 下拉电阻作用的原理图,但是没有图的配合,说实话实在有点生涩啊.
xTN@.A5bRiP !yQ G S y {`*UU7X;{,᥮Wv^/:V;@umnT- 뎕w5^j!t4+[2Ǚ*PQSEf]XRciR.h7a֗#u*6IZ'iʒ)JwŴ,&V𒃄*I:IջgAPk\Pl۳ >8l\x-fh!0ۘmm˖dMni}kCuU]W򮤏8l_ɱ?z3X2+L{c{2Vf# }0 m=\~L#<\Ho%`ؓ&(7P!a脚ou_U=Ӓ,]~

上拉电阻 下拉电阻原理图请给一个简单的能说明上拉电阻 下拉电阻作用的原理图,但是没有图的配合,说实话实在有点生涩啊.
上拉电阻 下拉电阻原理图
请给一个简单的能说明上拉电阻 下拉电阻作用的原理图,
但是没有图的配合,说实话实在有点生涩啊.

上拉电阻 下拉电阻原理图请给一个简单的能说明上拉电阻 下拉电阻作用的原理图,但是没有图的配合,说实话实在有点生涩啊.
需要用到上拉电阻和下拉电阻的情况还蛮多的,画图比较麻烦.
上拉电阻:就是从电源高电平引出的电阻接到输出
1,如果电平用OC(集电极开路,TTL)或OD(漏极开路,COMS)输出,那么不用上拉电阻是不能工作的,这个很容易理解,管子没有电源就不能输出高电平了.
2,如果输出电流比较大,输出的电平就会降低(电路中已经有了一个上拉电阻,但是电阻太大,压降太高),就可以用上拉电阻提供电流分量,把电平“拉高”.(就是并一个电阻在IC内部的上拉电阻上,让它的压降小一点).当然管子按需要该工作在线性范围的上拉电阻不能太小.当然也会用这个方式来实现门电路电平的匹配.
需要注意的是,上拉电阻太大会引起输出电平的延迟.(RC延时)
一般CMOS门电路输出不能给它悬空,都是接上拉电阻设定成高电平.
下拉电阻:和上拉电阻的原理差不多,只是拉到GND去而已.那样电平就会被拉低.下拉电阻一般用于设定低电平或者是阻抗匹配(抗回波干扰).