vhdl 中 clk' event and clk=1 如题,if(clk' event and clk='1') thenif (count1=9) then count1按你说的 上升沿计数了我又发现一个新问题 每次编译后都要重新生成一下仿真表才能仿真,为什么后仿真时不用生成
来源:学生作业帮助网 编辑:作业帮 时间:2024/10/01 03:55:55
xTNQ~&ue$iE7](
kD$A(CE 2zf.",l2{wtlm wDIFiל4cfos/%+$oo-{IvEzģ*S}("vw N<)$7-v̓6DT1,25Oވ5wD