用VHDL设计8位减法器,

用VHDL设计8位减法器, 怎么用VHDL描述减法器? 出租车计价器设计最好用VHDL编写 出租车计价器设计要求用VHDL编写 设计一个8位减法计数器电路(7,6…0循环).用D触发器实现. 用VHDL语言 设计4位序列检测器,当检测到“0110”时输出1,否则输出0. 减法器的设计 设计一个8位减法计数器电路（7,6…0循环）.用D触发器实现求门电路图.. vhdl '0'&a + a和b是8位 怎样用VHDL设计含有异步清零和同步时钟使能的10位加法计数器 十进制减法计数器电路：用D触发器或JK触发器设计一个2位十进制减法计数器电路.4个按键表示被减数,要附带电路图 用VHDL语言编写关于ALU设计单元的程序.要求：进行2个4位二进制数的运算.2、运算：A+B,A-B,A and B,A or 用VHDL语言设计编写一个异步清零的模9计数器 EDA技术问题用VHDL设计一位半加器,跟一位全加器 跪求一个利用VHDL语言设计一个4位向量乘法器的程序是向量乘法器不是乘法器追奖100分 求十进制减法计数器电路设计用D或JK触发器设计一个2位十进制减法计数器电路.4个按键表示减数,差用以为数码管显示,借位用一只LED表示.有仿真图和原理图最好 Integrated Circuit（IC）具体指的是什么1 利用芯片设计的电路2 还是用FPGA、VHDL设计芯片的内部结构具体是哪个? 60进制减法计数器的VHDL描述急……