verilog中的“综合”究竟是什么含义?如题

来源：学生作业帮助网 编辑：作业帮 时间：2024/10/03 18:09:49
verilog中的“综合”究竟是什么含义?如题
xTN@Jd@UJ  QUJU48qIs#0 PD. < 윙3gf6qu{}vY}Nm0Dž~>ѪEt(t(ξ͎¿"=_ZOZ' ɯ~)A0Ii2nR$N|VUyF0+Ǘ4{L\4Yixg4ڙ\*mf^.tPk'ER'o *h7h y% KH0 ✰f쁐5W$!PrHDEvv6DVW~ s98jvq4hfJ*^@⠙d i C!'/X=z)}cEWI1"K>г0Χ5.M1Eв#ҧN=/fxeF+)Ȁ8,3=1i%_Us; !Q Ey;SD=ZA. FYy$OcV5HY@}OM{SjaVv95GSg^|Xܟ T☏"KdL kw-sko> qrr6fjfQ.w )H1c $@ޒF+)yC?G9M)A I>_\$ vD;н҇.®T~+Mz]?@O\tiա"d{r`Y7x" H=@z2ЛcVHI(\oKÍ

verilog中的“综合”究竟是什么含义?如题
verilog中的“综合”究竟是什么含义?
如题

verilog中的“综合”究竟是什么含义?如题
通俗的来讲,“综合”就是把你用硬件描述语言描述的电路转换成实际能够实现的真实电路的过程.包括门级或者寄存器传输级甚至是开关级.
综合就是把你写的rtl代码转换成对应的实际电路.
比如你写代码assign a=b&c；
EDA综合工具就会去元件库里拿一个二输入与门出来,然后输入端分别接上b和c,输出端接上a
假如你写了很多这样的语句
assign a=b&c;
assign c=e|f;
assign e=x^y;
……
综合工具就会像搭积木一样的把你这些“逻辑”电路用一些“门”电路来搭起来.当然,工具会对必要的地方做一些优化,比如你写一个电路assing a=b&~b,这样工具就吧a恒接为0了,而不会去给你找一个与门来搭这个电路.
所以,“综合”要做的事情有：编译rtl代码,从库里选择用到的门器件,把这些器件按照“逻辑”搭建成“门”电路.
不可综合,是指找不到对应的“门”器件来实现相应的代码.比如#100之类的延时功能,简单的门器件是无法实现延时100个单元的.还有打印语句等,也是门器件无法实现的,这个应该很好理解.

verilog中的“综合”究竟是什么含义?如题 &在Verilog中的含义 verilog hdl 中的符号请问verilog中的@是什么含义?具体怎么用呢 进步究竟是什么含义? 创新究竟是什么含义? “色即是空”究竟是什么含义? 内涵究竟是什么含义? 聪明究竟是什么含义? 朋友究竟是什么含义 Verilog语言综合后生成的RTL电路图里的FDC是什么?就是中文名称是啥 verilog中的kc 在verilog中,相乘表达式能够综合吗?比如c=b*a能够综合成乘法器吗?若能综合,那综合出来的是什么乘法器 人才的含义究竟是什么``` 究竟科学的含义是什么 究竟科学的含义是什么 父亲究竟是什么含义呢? 家的含义究竟是什么? Verilog中#能被综合么,综合后有什么含义么?always@(posedge clk or negedge nReset)if nReset)beginRESETn 还有ud_cnt #(SIZE,ID) cnt (.clk(clk),....